GTX 1060 6GB KFA2 — Guide de Réparation

01. Spécifications techniques

Identification KFA2 vs GALAX

KFA2 est le nom commercial européen de Galaxy Microsystems (GALAX en Asie). La carte est identique au niveau PCB — le schéma de référence GALAX P65U REV1.0 s'applique intégralement. Seuls le BIOS et les stickers diffèrent.

Paramètre	Valeur	Note
GPU Die	GP106-400-A1	BGA2152, 16nm FinFET TSMC
CUDA Cores	1280	10 SM × 128 CUDA
Mémoire	6× 1GB GDDR5 (Samsung/Hynix)	BGA170, 6Gbps+
Bus mémoire	192-bit (3 canaux × 64-bit)	Partitions FBA/FBB/FBC actives
Alimentation	12V PCIe slot + 6-pin	Max 75W slot + 75W connecteur
VRM GPU	3 phases (OpenVReg)	NVVDD 0.6V–1.3V VID-controlled
Sorties vidéo	1× DVI-D, 1× HDMI, 3× DP	Max 4 écrans simultanés
BIOS	SPI Flash 25MHz	Reprogrammable via clip SOIC8

Note KFA2 spécifique : La GTX 1060 6GB KFA2 utilise 6 puces mémoire GDDR5 de 1GB sur un bus 192-bit (3 partitions de 64-bit), contrairement à la version 3GB qui utilise 3 puces sur le même bus. Le canal FBD (4ème partition du schéma) est désactivé via les STRAP pins.

02. Architecture d'alimentation

Entrée 12V

12V

12V_F (slot)
12V_PEX6 (6-pin)

Auxiliaire

5V

U520 SOT23-8
L502 4.7µH

Always-on

1.8V

1V8_AON (U508)
L501 1µH

Cœur GPU

~1.0V

NVVDD (U507)
3 phases

PCIe Interface

1.0V

PEX_VDD (U5)
LB9 1µH

Mémoire GDDR5

1.35V

FBVDD (U11)
L17 0.3µH

Arbre de puissance — GP106

12V_F (slot) ──┬──▶ 5V (U520) ──▶ 1V8_AON (U508) ├──▶ 1V8_PLL (U509) └──▶ NV3V3 / NV12V 12V_PEX6 (6-pin) ──┬──▶ NVVDD (U507 · 3φ) ├──▶ PEX_VDD (U5) └──▶ FBVDD (U11) Séquence : 12V → 5V → 1V8_AON → NVVDD → PEX_VDD → FBVDD

Logique d'activation des rails (Schéma p. 35)

PS_1V8_AON_EN  = Toujours actif après présence 12V
PS_NVVDD_EN    = 1V8_AON_PGOOD ET NON(THERM_OVERT*) ET NON(OC_CRIT*)
PS_PEXVDD_EN   = NVVDD_PGOOD ET PEX_GOOD
PS_FBVDD_EN    = NVVDD_PGOOD ET PEX_OVREG_PGOOD

/* Notes :
Si NVVDD absent → PEX_VDD et FBVDD ne démarrent JAMAIS.
Si THERM_OVERT* actif (bas) → NVVDD bloqué → carte morte.
Si OC_CRIT* actif (surintensité vue par INA3221) → NVVDD bloqué. */
    

Surveillance de courant — INA3221 (U502)

Canal	Signal surveillé	Shunt	Alerte
`VIN1`	12V_PEX6_1 (slot PCIe)	RS501 · 5mΩ	GPIO28_OC_WARN
`VIN2`	12V_PEX6_2 (connecteur 6-pin)	RS502 · 5mΩ	OC_CRIT* → bloque NVVDD
`VIN3`	3V3 entrée	Diviseur R	Monitoring

03. Séquence d'amorçage

Le démarrage complet s'effectue en 6 étapes séquentielles :

1

12V présent sur le slot PCIe

La carte mère alimente 12V_F via le slot. Le connecteur 6-pin apporte 12V_PEX6. Le détecteur INPUT_PEX6_DT1* passe bas (connecteur branché).

12V_F : 11.8V–12.2V · 12V_PEX6 : 11.8V–12.2V

2

5V démarre (U520)

Le régulateur U520 (SOT23-8) convertit 12V_F → 5V. Ce rail alimente les régulateurs linéaires, le DDC des ports vidéo et sert d'entrée à U508.

5V ± 250mV · Inductance L502 4.7µH

3

1V8_AON démarre (U508)

Le contrôleur U508 (AOZ1237, QFN23) convertit 5V → 1.8V. C'est le rail "always-on" du GPU. Son PGOOD déverrouille l'étape suivante. Absence = carte totalement morte.

1.8V ± 90mV · Inductance L501 1µH

Condition : PS_1V8_AON_PGOOD doit passer haut

4

NVVDD démarre (U507, 3 phases)

Le contrôleur principal QFN32 génère la tension cœur GPU. La tension est contrôlée dynamiquement par GPIO0_NVVDD_PWMVID. Post-code 98 si absent.

0.604V–1.302V (VID) · Inductances L11/L12/L13 0.22µH

Condition : 1V8_AON_PGOOD AND NOT(THERM_OVERT*) AND NOT(OC_CRIT*)

5

PEX_VDD démarre (U5)

Le régulateur U5 (OpenVReg Type0, DFN10) génère la tension de l'interface PCIe du GPU. Sans ce rail, le GPU n'est pas détecté par le BIOS système.

0.9993V ± 50mV · Inductance LB9 1µH

Condition : NVVDD_PGOOD AND PEX_GOOD

6

FBVDD démarre (U11) — Mémoire

Le contrôleur U11 (UP1542/RT8120A, SOP8-EP) génère la tension GDDR5. La tension est sélectionnée par GPIO8_FBVDD_SEL : 1.35V ou 1.55V. Absence = pas d'image.

1.35V ou 1.55V · Inductance L17 0.3µH

Condition : NVVDD_PGOOD AND PEX_OVREG_PGOOD

04. Composants VRM

Contrôleurs PWM & Régulateurs

U507

NVVDD Controller

QFN32 · OpenVReg

Contrôleur 3-phases. Reçoit VID via GPIO0.

U11

UP1542 / RT8120A

SOP8-EP

Contrôleur FBVDD (mémoire). Tension sélectable via GPIO8.

U5

OpenVReg Type0

DFN10

Contrôleur PEX_VDD. Sense Kelvin sur BGA GPU.

U508

AOZ1237

QFN23

Contrôleur 1V8_AON. Rail critique (always-on).

U520

Buck Switcher 5V

SOT23-8

12V → 5V. Alimente U508 et DDC vidéo.

MOSFETs de puissance & Drivers

Ref	Composant	Rail	Côté	RDS(on)	Imax
U2/U4/U6	NCP81062	NVVDD	Driver (DFN08)	—	—
Q12/Q14/Q20	MDU1511	NVVDD	High-side	3.4mΩ	86.3A
Q11/Q13/Q17	MDU1514	NVVDD	Low-side	9mΩ	38A
Q53/Q54	MDU1511	FBVDD	High-side	3.4mΩ	86.3A
Q55	MDU1514	FBVDD	Low-side	9mΩ	38A
Q521/Q525	MDU3603	PEX_VDD	P-channel	20mΩ	−12A

Résistance de ballast — Panne KFA2 connue : Sur certaines GTX 1060 KFA2, une résistance de faible valeur (~1Ω) sur la ligne d'entrée d'une phase peut dériver vers 300Ω+ sans dommage visible. Résultat : chute de 10V → la phase ne reçoit que 1-2V. À tester systématiquement au multimètre sur chaque phase.

05. Points de mesure

Points de test — Tensions nominales

Signal	Valeur nominale	Localisation / TP	État si absent
12V_F	12V ±5%	Condensateurs entrée	Problème alim. mère
5V	5V ±250mV	PS_5V_SW_FB, sortie L502	U520 défaillant
1V8_AON	1.8V ±90mV	PS_1V8_AON_PGOOD	Carte totalement morte
NVVDD	0.6–1.3V	PS_NVVDD_PHASE 1/2/3	Post code 98
PEX_VDD	0.999V ±50mV	PEX_FB_SENSE	GPU non détecté
FBVDD	1.35V ±68mV	PS_FBVDDQ_FB	Pas d'image
VREFC	0.405V	Pin VREFC (RAM)	Training mémoire échoue

Mesures en mode diode (Hors tension)

Point	Sonde +	Sonde −	Valeur attendue	Si différent
12V entrée	12V_F	GND	kΩ–MΩ	Court → caps entrée, MOSFET
Cœur GPU	NVVDD	GND	~200mΩ typique	Court strict = GPU mort
Mémoire	FBVDD	GND	~100mΩ typique	Court → caps RAM, MOSFET
Lanes PCIe	Lane (TX/RX)	GND	~750mV identiques	Valeur déviante = GPU mort

06. Outil de diagnostic interactif

Répondez aux questions séquentiellement. L'outil suit la logique de séquençage du GP106 pour isoler la panne au composant le plus probable.

Diagnostic GTX 1060 KFA2 Question 1

Départ

07. Pannes VRM

Matrice de diagnostic synthétique

Symptôme	5V	1V8	NVVDD	PEX	FBVDD	Diagnostic probable
Totalement morte	0V	—	—	—	—	U520, L502, caps entrée 12V
Morte, 5V OK	OK	0V	—	—	—	U508 (AOZ1237), L501
Morte, 1V8 OK	OK	OK	0V	—	—	U507, THERM_OVERT, OC_CRIT
Non détecté	OK	OK	OK	0V	—	U5 OpenVReg, Q521/Q525
Pas d'image	OK	OK	OK	OK	0V	U11 (UP1542), Q53/Q55, L17

Procédure — Panne de phase NVVDD

Mesurer PS_NVVDD_PHASE1/2/3 à l'oscilloscope (~1MHz). Une phase silencieuse indique une phase morte.
Sur la phase morte, vérifier le VCC du driver (U2/U4/U6). Doit être à 5V.
Vérifier le condensateur bootstrap (C58/C51/C53, 1µF) en mode diode.
Mesurer la grille des MOSFETs à l'oscilloscope (signaux complémentaires).
Vérifier les résistances de ballast (~1Ω) sur l'entrée 12V de chaque phase. C'est la panne la plus courante.

08. Pannes mémoire GDDR5

VREFC — Tension de référence critique

VREFC est générée pour chaque partition par un diviseur résistif depuis FBVDD, bufféré par un N-FET (Q26/Q33/Q32). Si VREFC est faux, le training mémoire échoue (écran noir).

VREFC = 0.300 × FBVDD
Exemple : FBVDD=1.35V → VREFC = 0.405V ± 20mV

Si VREFC = 0V → Vérifier Q26/Q33/Q32 (court ou ouvert)
Si VREFC ≠ 0.3×FBVDD → Vérifier diviseur (R121/R122/R613)
    

Remplacement BGA : Nécessite station IR, profil thermique précis, stencil BGA170 et flux no-clean. Vérifier systématiquement le marquage pin 1 avant soudure.

09. Pannes interface PCIe

Test des lanes (Multimètre mode diode)

Côté Mère

~750

Côté GPU

~230

Ex. Défaillant

OL/0